@phdthesis{Lang2020,
  type      = {Master Thesis},
  author    = {Johannes Lang},
  title     = {Heterogenes Rechnen mit ARM und DSP Multiprozessor-Ein-Chip-Systemen},
  journal    = {Heterogeneous computing with an ARM and DSP multicore system-on-a-chip},
  doi       = {10.25924/opus-4525},
  pages     = {92},
  year      = {2020},
  abstract  = {Diese Arbeit untersucht ARM und DSP Multiprozessor Ein-Chip-Systeme von Analog Devices hinsichtlich deren Programmierung, F{\"a}higkeiten und Limitierungen. Durch die Integrierung von unterschiedlichen Hardware-Beschleunigern und Prozessoren in Ein-Chip-Systeme wird echte Nebenl{\"a}ufigkeit erm{\"o}glicht. Allerdings wird durch die Integrierung mehrerer Prozessoren die Komplexit{\"a}t der Programmierung von Ein-Chip-Systemen erh{\"o}ht. Im Zuge dieser Arbeit wird untersucht, was bei der Programmierung von ARM und DSP Ein-Chip-Systemen hinsichtlich der heterogenen Prozessoren und Peripheriebausteinen beachtet werden muss. Dabei werden zuerst die Gr{\"u}nde f{\"u}r heterogenes Rechnen und die Trendwende zu Multiprozessorsystemen erl{\"a}utert. Anschlie{\"s}end wird der aktuelle Stand der Technik erarbeitet und Programmiermodelle beschrieben, die das Programmieren von heterogenen Multiprozessorsystemen vereinfachen. {\"U}berdies werden zwei Fallbeispiele gew{\"a}hlt, mit denen bedeutsame Eigenheiten der Programmierung eines Ein-Chip-Systems erarbeitet werden. Im ersten Fallbeispiel werden anhand der UART-Peripherie Erkenntnisse des Ein-ChipSystems dargelegt, die praktische Auswirkungen auf die Verwendung des Systems haben. Im zweiten Fallbeispiel wird bei der Berechnung der schnellen Fourier Transformation das heterogene System auf dessen Rechenleistung untersucht. Dabei wird die Performanz des Hardware-Beschleunigers gegen{\"u}ber unterschiedlichen Software-Bibliotheken verglichen und die verschiedenartigen Implementierungen analysiert. Zudem werden durch die Performanzanalyse die Einfl{\"u}sse der Speicherhierachie des Ein-Chip-Systems ermittelt. Weiterhin wird gezeigt, dass sich die Bibliotheken von Analog Devices in deren Anwendung und Performanz voneinander unterscheiden. Au{\"s}erdem wird veranschaulicht, dass je nach Anwendungsfall eine nicht f{\"u}r DSPs ausgelegte quelloffene Implementierung konkurrenzf{\"a}hig zu den optimierten Bibliotheken von Analog Devices und dem Hardware-Beschleuniger ist. Zudem wird durch die Analyse der Mehraufwand ermittelt, der f{\"u}r die Konfiguration des Hardware-Beschleunigers aufgebracht werden muss. Dabei wird gezeigt, dass die Verwendung des Hardware-Beschleunigers erst ab einer bestimmten Anzahl an Abtastwerten rentabel ist. Abschlie{\"s}end werden die zwei Fallbeispiele f{\"u}r einen Konzeptnachweis verkn{\"u}pft, der die M{\"o}glichkeiten des heterogenen Rechnens veranschaulicht.},
  language  = {de}
}