TY  - THES
U1  - Master Thesis
A1  - Lang, Johannes
T1  - Heterogenes Rechnen mit ARM und DSP Multiprozessor-Ein-Chip-Systemen
N2  - Diese Arbeit untersucht ARM und DSP Multiprozessor Ein-Chip-Systeme von Analog Devices hinsichtlich deren Programmierung, Fähigkeiten und Limitierungen. Durch die Integrierung von unterschiedlichen Hardware-Beschleunigern und Prozessoren in Ein-Chip-Systeme wird echte Nebenläufigkeit ermöglicht. Allerdings wird durch die Integrierung mehrerer Prozessoren die Komplexität der Programmierung von Ein-Chip-Systemen erhöht. Im Zuge dieser Arbeit wird untersucht, was bei der Programmierung von ARM und DSP Ein-Chip-Systemen hinsichtlich der heterogenen Prozessoren und Peripheriebausteinen beachtet werden muss. Dabei werden zuerst die Gründe für heterogenes Rechnen und die Trendwende zu Multiprozessorsystemen erläutert. Anschließend wird der aktuelle Stand der Technik erarbeitet und Programmiermodelle beschrieben, die das Programmieren von heterogenen Multiprozessorsystemen vereinfachen. Überdies werden zwei Fallbeispiele gewählt, mit denen bedeutsame Eigenheiten der Programmierung eines Ein-Chip-Systems erarbeitet werden. Im ersten Fallbeispiel werden anhand der UART-Peripherie Erkenntnisse des Ein-ChipSystems dargelegt, die praktische Auswirkungen auf die Verwendung des Systems haben. Im zweiten Fallbeispiel wird bei der Berechnung der schnellen Fourier Transformation das heterogene System auf dessen Rechenleistung untersucht. Dabei wird die Performanz des Hardware-Beschleunigers gegenüber unterschiedlichen Software-Bibliotheken verglichen und die verschiedenartigen Implementierungen analysiert. Zudem werden durch die Performanzanalyse die Einflüsse der Speicherhierachie des Ein-Chip-Systems ermittelt. Weiterhin wird gezeigt, dass sich die Bibliotheken von Analog Devices in deren Anwendung und Performanz voneinander unterscheiden. Außerdem wird veranschaulicht, dass je nach Anwendungsfall eine nicht für DSPs ausgelegte quelloffene Implementierung konkurrenzfähig zu den optimierten Bibliotheken von Analog Devices und dem Hardware-Beschleuniger ist. Zudem wird durch die Analyse der Mehraufwand ermittelt, der für die Konfiguration des Hardware-Beschleunigers aufgebracht werden muss. Dabei wird gezeigt, dass die Verwendung des Hardware-Beschleunigers erst ab einer bestimmten Anzahl an Abtastwerten rentabel ist. Abschließend werden die zwei Fallbeispiele für einen Konzeptnachweis verknüpft, der die Möglichkeiten des heterogenen Rechnens veranschaulicht.
N2  - This thesis investigates ARM and DSP multiprocessor system on chips from Analog Devices with respect to their programming, capabilities and limitations. The integration of different hardware accelerators and processors into a system on a chip allows true concurrency. However, the integration of multiple processors increases the complexity of programming such systems. This thesis focuses on the different aspects, which must be considered when programming a system on a chip with respect to its heterogeneous processors and peripherals. First the reasons for heterogeneous computing and the trend reversal to multiprocessor systems are explained. Then the current state of the art is worked out and programming models are described, which simplify the programming of heterogeneous multiprocessor systems. In addition, two case studies are shown, to illustrate important peculiarities of programming a system on a chip. In the first case study, the UART peripheral is used to demonstrate findings of the system on a chip that have practical implications for the use of the system. In the second case study, the heterogeneous system is examined for its computing power when calculating the fast Fourier transformation. The performance of the hardware accelerator is compared to different software libraries and their different implementations are analyzed. In addition, the performance analysis shows the influences of the memory hierarchy of the system on a chip. Furthermore, it is shown that the libraries of Analog Devices differ in their application and performance. The case study also illustrates that, depending on the application, an open source implementation not designed for DSPs is competitive to the optimized libraries of Analog Devices and the hardware accelerator. Moreover, the analysis determines the additional effort that must be invested for the configuration of the hardware accelerator. It is shown that the use of the hardware accelerator is only profitable when a certain number of samples is used. Finally, the two case studies are linked to a proof of concept that illustrates the possibilities of heterogeneous computing.
KW  - Heterogenes Rechnen
KW  - Multiprozessor
KW  - Ein-Chip-System
KW  - DSP
KW  - ARM
Y2  - 2020
U6  - https://doi.org/10.25924/opus-4525
DO  - https://doi.org/10.25924/opus-4525
SP  - 92
S1  - 92
ER  -